

Desenvolvimento de um Radar de Identificação de Alvos Amigo-Inimigo

André G. M. Lima, Aleksander Medella, Vitor A. Santa Rita
Centro Tecnológico do Exército, Brasil
Eliton Cruvinel, Maikon Bueno
Orbisat da Amazônia, Brasil

Resumo — Dentro de um ambiente complexo, como em um Teatro de Operações, é fundamental dispor de sistemas de coordenação dos meios em uso. Entre os possíveis problemas que podem ocorrer em um ambiente sem sistemas de controle adequados, está o fratricídio, que pode resultar em perdas de recursos humanos e no abatimento da tropa. Um item fundamental para colaborar na redução do risco relacionado a este problema é o radar de identificação de alvos amigos/inimigos - IFF. Considerando a sua importância, o Exército Brasileiro tomou a iniciativa de criar o primeiro IFF nacional. Tal projeto envolveu o desenvolvimento do hardware digital e de RF e o software embarcado completo. Este artigo pretende descrever o sistema desenvolvido, abrangendo as principais técnicas utilizadas e os resultados obtidos. Uma breve descrição sobre os trabalhos futuros no Modo 4 (modo seguro) é realizada.

Palavras-chaves — IFF, Modo 4, Comando e Controle.

I. INTRODUÇÃO

O projeto de desenvolvimento do primeiro radar nacional de identificação de alvos amigos/inimigos – IFF – surgiu como um dos desdobramentos do Projeto do Radar Primário SABER M-60, desenvolvido pelo Centro Tecnológico do Exército – CTEx em parceria com a empresa Orbisat da Amazônia. O alto custo de importação aliado à necessidade de domínio da tecnologia desse tipo de equipamento, até então fabricado apenas por empresas estrangeiras, foram fatores decisivos para a criação deste projeto, fortalecendo a tecnologia autócne.

O objetivo final é possuir um IFF Modo 5 completamente desenvolvido no país. Este primeiro protótipo trabalha com os Modos 1, 2, 3A e C [1, 2, 3, 4]. A segunda versão protótipo contemplará o Modo 4 e já está em desenvolvimento, com cerca de 60% concluída. A terceira fase concentrar-se-á no Modo 5.

Neste trabalho são apresentados os vários módulos componentes do protótipo versão 1 do IFF. No item II é descrito o software e sua arquitetura, com resultados do

André G. M. Lima, gustavolima@cds.eb.mil.br; Aleksander Medella, medella@ctex.eb.br, Vitor A. Santa Rita, avitor@ctex.eb.br; Eliton Cruvinel, eliton.pallos@orbisat.com.br, Maikon Bueno, maikon@orbisat.com.br. Este projeto teve apoio financeiro da Financiadora de Estudos e Projetos – FINEP.

simulador desenvolvido. No item III é apresentado o módulo de RF. O item IV revela os trabalhos futuros a serem realizados, com foco no Modo IV. O item V encerra o artigo com uma breve conclusão.

II. SOFTWARE

A. Arquitetura Adotada

A Figura 1 ilustra a arquitetura do sistema IFF. A comunicação entre o IFF e sua Unidade de Visualização ou Radar Primário é sempre baseada no Protocolo ASTERIX, podendo ser realizada sobre RS-232 ou Ethernet. O software do IFF trabalha sobre duas plataformas: uma placa com microprocessador Pentium (UCP) e uma placa com circuitos FPGA e conversores A/D e D/A. Todo o código da UCP foi escrito em C, enquanto que a linguagem utilizada para o software embarcado na FPGA foi o VHDL.




Fig. 1. Arquitetura do Sistema IFF.

Todo o software foi desenvolvido pela equipe do projeto. A interface digital, o circuito RF e a antena foram, também, desenvolvidos integralmente no projeto. A interface realiza a conversão dos sinais de saída e entrada da FPGA para os respectivos valores necessários. A comunicação entre a FPGA e a UCP se dá por um barramento PCI, via registradores.

B. Software Embarcado na FPGA

Na figura 2, pode-se observar o funcionamento do software embarcado. Todos os comandos e parâmetros de configuração provenientes do radar primário ou da unidade de visualização chega à FPGA no protocolo ASTERIX, via RS-232. De fato, os comandos e parâmetros de configuração são repassados para a UCP e esta desempacota as

informações do ASTERIX e as remete para a FPGA de volta, conforme se pode verificar na Figura 3. Há uma memória principal que armazena todas as informações de configuração relacionadas à curva de STC a ser aplicada, aos Setores de Não Emissão (SNE) e à configuração dos modos a serem emitidos em cada direção.




Fig. 2. Software Embarcado.

Na recepção, a resposta do alvo tem sua frequência baixada até a banda básica e os dados brutos são submetidos à primeira fase do processamento de sinais. A parte do processamento realizada dentro da FPGA é aquela que exige maior poder computacional e maior velocidade. Isto envolve a demodulação do sinal, conformação e separação de pulsos e montagem de índices e cabeçalhos a serem utilizados na UCP. Somente índices de pontos onde existam pulsos são enviados para a UCP via registradores, o que reduz drasticamente a quantidade de informações a serem processadas em C. Para o processamento na FPGA, são utilizadas memórias externas para armazenamento de dados brutos recebidos e utilizados nos cálculos.

Diversos sinais de controle são gerados pela FPGA. Tais sinais têm como funções, entre outras, ativar/desativar chaves de RF, comutar diagramas de antenas, realizar procedimentos de Liga/Desliga IFF e prover a UCP com informações necessárias para o perfeito funcionamento de todo o sistema. Finalmente, existe a função de autoteste do IFF (BITE). O BITE utiliza 6 (seis) conversores analógico/digitais que realizam a medida de diversos pontos de hardware. O protocolo utilizado para se comunicar com estes conversores é o padrão SPI, que foi implementado em software embarcado na FPGA. As informações coletadas do hardware via SPI são enviadas para o módulo BITE na UCP via registradores.

C. Software na UCP

A Figura 3 contém um diagrama de blocos dos módulos existentes na UCP. O Guarda de Trânsito (GT) é o principal responsável pelo funcionamento sincronizado de todas as funções da UCP e parte das funções da FPGA. O sistema trabalha com threads, e é essencial que todas as atividades ocorram de forma perfeita, afim de não provocar o congelamento de todo o sistema. O GT utiliza-se de uma máquina de estados que coordena todas estas atividades, definindo que ator pode utilizar cada recurso a cada momento.

O módulo Interface Asterix recebe todas as mensagens recebidas via RS-232 ou Ethernet e desempacota as respectivas informações. Estas são entregues aos respectivos destinatários utilizando-se de métodos específicos desenvolvidos, sob a coordenação do GT. Parte destas mensagens é enviada para a FPGA via registradores. O caminho inverso também é realizado com o auxílio deste módulo.

O módulo BITE recebe informações provenientes da FPGA, captadas via protocolo SPI. Adicionalmente, outras informações são coletadas via software, tais como a temperatura do processador da UCP, estados do processamento, entre outras. O BITE utiliza-se de uma matriz de pertinência para verificar se todo o sistema está funcionando de acordo com o previsto. Há duas possibilidades de obtenção das informações do BITE. No modo sob demanda, o BITE só envia informações do sistema após receber uma solicitação da unidade externa. Para esta possibilidade, foi criada uma mensagem ASTERIX específica. No modo contínuo, o BITE envia todas as informações coletadas de tempo em tempo, independente de ter sido solicitado ou não. A fim de atender aos Requisitos Operacionais Básicos (ROB) [5], o BITE não toma nenhuma iniciativa no sentido de desligar o sistema, caso perceba algo errado. Somente o operador pode tomar a decisão de desligar ou não o IFF.




Fig. 3. Diagrama de Blocos do Software na UCP.

Na UCP, é executada a parte do processamento que necessita de menos capacidade computacional. Este módulo recebe os índices e cabeçalhos dos pulsos detectados e enviados pela FPGA, decide quais são as assinaturas de IFF e calcula o azimute e a distância do alvo. Estas informações são empacotadas no ASTERIX e enviadas para a unidade de visualização externa via RS-232 ou Ethernet.

D. Resultados do Processamento

Para certificar-se que a solução a ser implementada realizaria as funções do IFF com qualidade e confiança, foi feita uma simulação de todo o sistema, envolvendo a parte da FPGA e do RF, além do ambiente de propagação. Este simulador foi desenvolvido em IDL. A Figura 4 apresenta os resultados obtidos em uma série de simulações. Observa-se que o sistema resolve os alvos existentes no espaço aéreo com boa probabilidade de erro. Conforme já verificado em outros sistemas IFF existentes, por limitações da técnica definida nas normas, em separações de alvos menores que 6 km, a probabilidade de erro aumenta, permanecendo tolerante até a separação de 3 km. Abaixo de 3 km, a sobreposição de pulsos dos diversos alvos torna inviável ter um sistema confiável sem a adoção de alguma técnica específica não contida nas normas STANAG.




Fig. 4. Probabilidade de erro em função da separabilidade em range

Após a elaboração do software, comparou-se os resultados obtidos na simulação com os resultados de saída da FPGA. A Figura 5 ilustra a saída do filtro de média em azimuth prevista na simulação (+) e a saída da FPGA (□). A saída do filtro representa os pulsos existentes em um determinado azimuth. Conforme se pode perceber, no trecho ampliado da Figura 6, a diferença entre as duas saídas é imperceptível.




Fig. 5. Saída do filtro de média em azimuth.




Fig. 6. Saída do filtro de média em azimuth ampliada.

III. HARDWARE

A. Circuitos RF

O circuito RF utilizado no projeto não possui grandes inovações ou diferenças de outros encontrados em sistemas de radar. A Figura 7 apresenta o seu diagrama de blocos. Como fatores específicos do IFF destacam-se a existência de saídas para duas antenas (soma e diferença) e a lei utilizada na curva do STC. Conforme previsto na norma, a existência da antena soma e diferença deve-se à necessidade de privilegiar o diagrama de irradiação na direção onde se pretende identificar o alvo, enquanto elimina-se boa parcela da energia proveniente das outras direções. As chaves Σ/Δ definem o diagrama a ser aplicado em cada momento. Estas chaves são controladas via pino de saída da FPGA. Durante a transmissão dos pulsos P1 e P3, utiliza-se a antena Soma, enquanto que na transmissão do pulso P2, é aplicada a antena Diferença [1]. No transponder, a comparação dos níveis dos pulsos P1 e P2, informará que esta é uma irradiação dirigida a ele ou não. De forma análoga, realiza-se a recepção.




Fig. 7. Diagrama de Blocos do Circuito RF.

Quanto ao STC, deve-se estar atento a que o caminho seguido pelo sinal no IFF envolve somente a transmissão do alvo ao radar. Portanto, deve-se utilizar uma curva variando com o inverso do quadrado da distância.

B. Antena

O desenvolvimento da antena foi realizado em parceria do CTEX, UNICAMP e ORBISAT. As Figuras 8 e 9 apresentam os diagramas desejado e obtido. O diagrama desejado e padronizado pela STANAG exige um feixe bastante diretivo. Tal característica evita, por um lado, que o IFF realize interrogações a aeronaves em todas as direções, o que pode

provocar uma sobrecarga dos transponders das aeronaves existentes no espaço aéreo, por outro lado, evita receber respostas de transponders a outros IFF existentes no raio de alcance dos diversos transponders existentes nas proximidades do IFF. Observe que o diagrama obtido atende a estes requisitos.




Fig. 8. Diagrama de irradiação da antena desejado.




Fig. 9. Diagrama de irradiação da antena produzida.

REFERÊNCIAS

- [1] STANAG 4193 – Technical Characteristics of IFF Mk XA and Mk XII Interrogators and Transponders. Part I: General Description of the System (Edition 2).
- [2] STANAG 4193 – Technical Characteristics of IFF Mk XA and Mk XII Interrogators and Transponders. Part III: IFF Installed System Characteristics (Edition 1).
- [3] STANAG 4193 – Technical Characteristics of IFF Mk XA and Mk XII Interrogators and Transponders. Part IV: Technical Characteristics of Modes in Military Interrogators and Transponders (Edition 1).
- [4] ICAO - International Civil Aviation Organization – Annex 10 to the Convention on International Civil Aviation - Volume IV – Surveillance Radar and Collision Avoidance Systems (Second Edition of Volume IV – July 1998)
- [5] Requisitos Operacionais Básicos de Sistema Radar.

IV. TRABALHOS FUTUROS

O próximo passo deste projeto é finalizar o desenvolvimento do Modo 4. O software desenvolvido até o presente momento realiza toda a parte de transmissão no modo seguro. Para a recepção, há de se definir um padrão criptográfico a ser seguido pelas três forças armadas a fim de poder finalizar o desenvolvimento do módulo criptográfico externo. O software já desenvolvido está preparado para receber as entradas oriundas desse módulo seguro. Após a conclusão do Modo 4, iniciar-se-á o desenvolvimento do Modo 5.

V. CONCLUSÃO

O objetivo de desenvolver um radar secundário (IFF) nacional, com tecnologia completamente dominada pelo Exército Brasileiro foi alcançado. Tal resultado facilita a adaptação destes radares aos sistemas existentes e às necessidades de adaptação dos usuários sem ter que recorrer a fornecedores ou empresas estrangeiras. Com este primeiro desafio vencido, o trabalho de desenvolvimento de novos sistemas mais elaborados, tais como o Modo 4 e o Modo 5, torna-se extremamente facilitado. A parceria do Exército Brasileiro com empresas do setor privado, subsidiado pela FINEP mostra que é possível alavancar a indústria de defesa nacional.