TRABALHOS PUBLICADOS
2010 |
Single Clock Control Logic Block (CLB) design for a QWIP-FPA ROIC Proceedings Article Faria, Lester Abreu; Alves, Fábio Durante Pereira; Gomes, Newton; Melo, Wellington Resumo | Links | BibTeX | Tags: control logic block, digital design, VHDL @inproceedings{Lester2010VHDLb,A Control Logic Block (CLB) of a Readout Integrated Circuit for a Quantum-Well Infrared Photodetector Focal Plane Array (QWIP-FPA ROIC) is designed and simulated. Through the use of a single input signal (CLOCK), it can be generated up to twelve synchronized control signals for the management of all QWIP-FPA functions and its interface with indicate better performance than the available devices, which use up to seven external CLOCKS that must be synchronized, inserting extra difficulties in the project. Through an easy implemented topology, designed in VHDL, it is possible to control a 64 cells FPA prototype (8X8 Matrix). Few modifications are required to use this circuit with bigger FPAs. |
2009 |
Biblioteca de componentes para síntese do Protocolo de Sincronização e Codificação de Canal de Telemetria recomendado pelo CCSDS Proceedings Article Armelin, Fábio Batagin; dAmore, Roberto Resumo | Links | BibTeX | Tags: FPGA, VHDL @inproceedings{F\'{a}bio2009VHDLb,Este trabalho propõe uma biblioteca de componen- tes que atendem a recomendação CCSDS para o Protocolo de Sincronização e Codificação de Canal de Telemetria da Camada de Link de Dados. Os componentes foram descritos na lingua- gem VHDL e permitem a síntese de 156 implementações distin- tas deste protocolo. O trabalho apresenta, também, os resulta- dos de dez opções de sistemas implementados em FPGA com qualificação espacial, sintetizados a partir dos componentes propostos na biblioteca. A opção de maior custo de implementa- ção ocupa 24% da área da FPGA RTAX1000S. |