TRABALHOS PUBLICADOS
2013 |
Projeto Prático de Controladores Assíncronos Voltados para Comunicação de Sistemas GALS Proceedings Article Oliveira, Duarte L; Lussari, Eduardo; Faria, Lester A; Oliveira, João Luis V Resumo | Links | BibTeX | Tags: controladores ports, Grafo Multi-Burst, interface assíncrona, síntese lógica @inproceedings{Duarte2013Grafob,Avanço da microeletrônica (tecnologia 35nm, 109 transistores ─ Deep-sub-micron ─ DSM) permite que sistemas digitais síncronos VLSI (Very Large Scale Integrated) sejam cada vez mais complexos, mas ao mesmo tempo enormes difuculdades de projeto aparecem relacionados com o sinal de clock global. A tecnologia DSM é sensível á interferência eletromagnética, alto consumo de potência, e o atraso nas linhas podem ser maiores que o atraso nas portas. O sinal de clock acarreta aumento da potência, alta interferência eletromagnética, e problemas de clock skew e distribuição do clock. Um estilo interessante para projetos nas plataformas VLSI-DSM e FPGA-DSM (Field Programmable Gated Array) devido à ausência do sinal de clock global é o paradigma GALS (Globally Asynchronous, Locally Synchronous). Atualmente, o grande problema na concepção de um sistema GALS mostra ser a interface assíncrona (IA). Existe um estilo típico de IA que é baseado em controladores assíncronos (chamados de ports), que permite uma melhor comunicação entre os módulos síncronos, mas os controladores ports estão sujeitos as dificuldades inerentes do paradigma assíncrono. Este artigo apresenta um método para síntese de controladores ports que visa reduzir as dificuldades de projeto, quando comparado com os outros métodos. Palavras-Chave Grafo Multi-Burst, controladores ports, síntese lógica, interface assíncrona. |