TRABALHOS PUBLICADOS

@inproceedings{Vitor2015Radarb,

title = {Uma arquitetura para radar secund\'{a}rio nos modos A, C e S com processamento todo em software},

author = {Vitor Augusto Ferreira Santa Rita},

url = {https://www.sige.ita.br/edicoes-anteriores/2015/st/ST_8_1.pdf},

year  = {2015},

date = {2015-01-01},

booktitle = {Simp\'{o}sio de Aplica\c{c}\~{o}es Operacionais em \'{A}reas de Defesa 2015 (SIGE2015)},

abstract = {Neste artigo \'{e} apresentada uma arquitetura para um radar secund\'{a}rio operando nos modos A, C e S que habilita o processamento a ser feito todo em software. Nas arquiteturas tradicionais, h\'{a} um est\'{a}gio inicial de processamento em hardware, num chip FPGA, com posterior processamento em linguagem de baixo n\'{i}vel. Nesta arquitetura proposta, o est\'{a}gio inicial comumente feito em hardware \'{e} substitu\'{i}do por um processo, em software, de SO em alta prioridade implementado em baixo n\'{i}vel. E os est\'{a}gios posteriores substitu\'{i}dos por uma implementa\c{c}\~{a}o em alto n\'{i}vel, reduzindo a complexidade do projeto, melhorando manutenibilidade e reduzindo o tempo de codifica\c{c}\~{a}o. Para validar esta arquitetura, foi implementado um simulador com condi\c{c}\~{o}es reais de simula\c{c}\~{a}o executado numa placa de desenvolvimento ARM com reduzida capacidade de processamento. O simulador ainda teve o est\'{a}gio de recep\c{c}\~{a}o validado com dados reais.},

keywords = {padr\~{a}o ICAO modo S, Radar secund\'{a}rio},

pubstate = {published},

tppubtype = {inproceedings}

}